Ir al contenido

Memoria de acceso aleatorio resistiva

De Wikipedia, la enciclopedia libre
El texto que sigue es una traducción defectuosa. Si quieres colaborar con Wikipedia, busca el artículo original y mejora esta traducción.
Copia y pega el siguiente código en la página de discusión del autor de este artículo: {{subst:Aviso mal traducido|Memoria de acceso aleatorio resistiva}} ~~~~

La memoria de acceso aleatorio resistiva[1]​ o RRAM (resistive random-access memory, también se usa la sigla ReRAM) es un tipo de memoria de computadora no volátil (NV) que funciona cambiando la resistencia utilizando un material dieléctrico de estado sólido al que también se le refiere como memristencia. Esta tecnología se asemeja a CBRAM (RAM de puente conductor) y PCM (memoria de cambio de fase).

CBRAM se base en un electrodo que proporciona iones que se disuelven en un material electrolítico, mientras que PCM se fundamenta en generar suficiente energía para estimular cambios de fase de tipo amorfos-cristalino o cristalino-amorfos. Por otro lado, RRAM genera defectos en una capa delgada de óxido, conocidos como vacantes de oxígeno (enlaces de óxido se establecen donde los de oxígeno fueron removidos ), que subsecuentemente puede cargar y ser arrastrados hacia un campo eléctrico. El movimiento de los amorfos-cristalino]] y vacantes en el óxido sería análogo al movimiento de electrones y huecos en un semiconductor.

RRAM está actualmente desarrollándose por varias compañías, algunas de ellas han patentado posibles aplicaciones de esta tecnología.[2]​[3]​[4]​[5]​[6]​[7]​[8]​ RRAM entró al mercado con una capacidad limitada, de la escala de KB.[9]​

Aunque esta tecnología se anticipa como el reemplazo de la memoria flash, el costo beneficio y el rendimiento de la RRAM no se ha demostrado a las compañías como para que hagan el cambio. Hay una larga lista de materiales que podrían ser utilizados para la RRAM . Sin embargo un descubrimiento reciente[10]​ que la puerta dieléctrica de alta constante dieléctrica de tipo HfO2 puede ser utilizada como una RRAM de baja tensión, esto ha alentado en gran medida a otros a investigar otras posibilidades.

Historia

[editar]

En febrero de 2012 Rambus adquirió una empresa de RRAM llamada Unity Semiconductor por $35 million.[11]​ Panasonic lanzó un kit de evaluación RRAM en mayo de 2012, basado en un óxido de tántalo 1T1R (1 transistor - 1 resistor) arquitectura de célula de memoria.[12]​

En 2013, Crossbar (Computer Hardware Manufacturer) introdujo un prototipo de RRAM como un chip del tamaño de una estampilla postal que podría almacenar hasta 1 TB de información. En agosto de 2013, la compañía anunció que la producción a gran escala de la RRAM estaba programada para 2015.[13]​ la estructura de memoria (Ag/a-Si/Si)se parece a un CBRAM basada en plata.

Diferentes formas de RRAM se han revelado, basadas en diferentes materiales eléctricos, desde perovskitas, óxidos metálicos de transición hasta calcogenuro. A inicios de 1967, Dióxido de Silicon fue mostrado para exhibir el cambio de resistencia,[14]​ y ha sido revisado recientemente .

Leon Chua discutió que todos las aparatos bi-terminales y no volátiles incluyendo la RRAM deberían ser considerados memristores.[15]​ Stan Williams de HP Labs está de acuerdo con que la RRAM sea considerada memristor.[16]​ Sin embargo, otros cuestionaron esta terminología y la aplicabilidad de memristor a cualquier dispositivo físicamente realizable es discutible.[17]​[18]​ Aún se disputa si los elementos de conmutación resistiva redox basada (RRAM) están cubiertos por la teoría actual de memristor.

En 2014 investigadores anunciaron un aparato que usaba un óxido de silicio dieléctrico poroso sin margen en la estructura. En 2010 los caminos de filamentos fueron descubiertos liderando el avance. Puede ser manufacturado a temperatura ambiente y tiene por debajo de 2 V de formación un radio de on-off,consumo de poder bajo , una capacidad de 9-bit (capacidad por célula), cambios más rápidos y resistencia mejorada.[19]​

Formación

[editar]

La idea básica es que un dieléctrico, que normalmente es aislante, puede hacerse para conducir a través del filamento o camino formado después de la aplicación de suficiente voltaje. El camino que conduce puede surgir de diferentes mecanismos, incluyendo fallas o migración de metal. Una vez que el filamento esté formado, este puede ser reiniciado (roto, resultando una gran resistencia) o establecido (reformado, resultando en una resistencia menor) por otro voltaje. Muchos caminos actuales en lugar de filamentos estarían involucrados.[20]​

El camino de baja resistencia puede ser localizado (filamentos) u homogéneo. Ambos efectos pueden ocurrir a través de la distancia entre electrodos o en la proximidad de alguno de ellos. Los efectos de los filamentos y homogéneos pueden ser distinguidos midiendo el área de dependencia de un estado de baja resistencia.[21]​

Bajo ciertas condiciones se puede evitar la operación.[22]​ Se espera que bajo estas condiciones la corriente inicial sea muy alta comparada con el aislamiento de las capas de óxido.

Las células CBRAM generalmente no requieren formaciones, si los iones de Cu están presentes en el electrolito, ya habían sido echados por un proceso de foto-difusión o de recocido diseñado; tales células también pueden volver fácilmente a su estado inicial.[23]​ En ausencia de tales Cu que inicialmente están en el electrolito, la tensión todavía se aplica directamente al electrolito, y su formación sería una fuerte posibilidad.[24]​

Estilos de Operación

[editar]

Para las memorias de tipo acceso aleatorio, se prefiere la arquitectura de un 1T1R (un transistor, una resistencia), debido a que el transistor de corriente aísla a las células que se seleccionan a partir de células que no lo están. Por otro lado, una arquitectura de punto de cruz es más compacta y puede permitir apilar verticalmente capas de memoria, ideal para dispositivos de almacenamiento masivo. Sin embargo, en ausencia de cualquier incluyendo transistores, el aislamiento debe ser proporcionado por un dispositivo selector ', tal como un diodo, en serie con el elemento de memoria, o por el elemento de memoria en sí. Tales capacidades de aislamiento han sido inferiores a la utilización de transistores, lo que limita la capacidad de operar matrices muy grandes RRAM en esta arquitectura.

La polaridad puede ser binario o unario. Algunos efectos bipolares causan polaridad inversa cuando se cambia de baja a alta resistencia (reajustar operación) en comparación con la conmutación de alta a (funcionamiento conjunto) bajo. La conmutación unipolar deja la polaridad igual, pero utiliza diferentes voltajes.

Sistemas de materiales para celdas de memoria resistivas

[editar]

Múltiples sistemas de materiales inorgánicos y orgánicos muestran efectos de conmutación resistiva térmicos o iónicos. Estos se pueden agrupar en las siguientes categorías:[21]​

  • Calcogenuros de cambio de fase, como Ge
    2    Sb
    2    Te
    5     o AgInSbTe
  • Óxidos de metales de transición binaria como NiO o TiO
    2
  • Perovskitas tales como Sr (Zr) TiO
    3     o PCMO
  • Electrolitos de estado sólido como GeS, GeSe, SiO
    x     o Cu
    2    S
  • Complejos de transferencia de carga orgánica, tales como CuTCNQ
  • Sistemas orgánicos donante-aceptor como Al AIDCN

Demostraciones

[editar]

Documentos de la Conferencia IEDM en 2007 sugirió por primera vez que RRAM exhibe corrientes de programación inferiores a PRAM (Phase-change memory) o MRAM sin sacrificar el rendimiento de la programación, la retención o la resistencia.[25]​ El 30 de abril de 2008 HP anunció que habían descubierto el memristor, originalmente concebido como el cuarto elemento de circuito fundamental faltante por Chua en 1971, el 8 de julio se anunció comenzarían RRAM prototipos utilizando su memristor.[26]​ En IEDM 2008, la más alta tecnología RRAM desempeño hasta la fecha, demostrado por ITRI, que muestra los tiempos de conexión de menores de 10 ns y corrientes de menos de 30 uA. En IEDM 2010, ITRI volvió a romper el récord de velocidad, mostrando <0,3 ns tiempo de conmutación, mientras que también muestra mejoras en los procesos y operaciones para permitir un rendimiento de hasta el 100%.[27]​ IMEC realizó cambios presentados de su programa RRAM en el 2012 Jornadas sobre Tecnología VLSI y Circuitos, incluyendo una solución con una corriente de funcionamiento de 500 nA.[28]​

Futuras aplicaciones

[editar]

Comparando con PRAM, la RRAM opera en una escala de tiempo más rápida (el tiempo de conmutación puede ser inferior a los 10 ns), mientras que la MRAM tiene una estructura celular más simple y más pequeña (menos de pila 8F² MIM). Un 1D1R vertical (un diodo, un dispositivo de conmutación resistiva) de integración puede ser utilizado para la estructura de memoria travesaño para reducir el tamaño de la unidad celda a 4F² (F es la dimensión característica).[29]​ En comparación con la memoria flash y la memoria de circuito, una tensión más baja es suficiente y por lo tanto se puede utilizar en aplicaciones de baja potencia.

ITRI ha demostrado que la RRAM es escalable por debajo de los 30 nm.[30]​ El movimiento de los átomos de oxígeno es un fenómeno clave para RRAM de base de óxido;[31]​ un estudio indicó que el movimiento de oxígeno puede tener lugar en regiones tan pequeño como 2 nm. Se cree que si un filamento es responsable, no exhibiría escalamiento directo con respecto al tamaño de celda.[32]​ En cambio, el límite de cumplimiento actual (establecido por una resistencia exterior, por ejemplo) podría definir la capacidad de conducción de corriente del filamento.[33]​

Un obstáculo importante en descubrir el potencial de la RRAM, es el problema del camino furtivo que se produce en las matrices pasivas más grandes. En 2010, CRS (complementary resistive switching) se introdujo como una posible solución a el trayecto de corriente de interferencia.[34]​ En el enfoque de CRS, los estados de almacenamiento de información son pares de estados alto y bajo de resistencia (hrs / LRS y LRS / HRS) de modo que la resistencia total es siempre alta, lo que permite grandes matrices pasivas.

Un inconveniente de la solución inicial CRS es el requisito para la resistencia causada por lectura destructiva convencional basado en mediciones de corriente de conmutación. Un nuevo enfoque para una lectura no destructiva basada en la medición de la capacidad potencialmente reduce los requisitos tanto para la resistencia y la potencia de consumo de material[35]​ La Bi-estructura de capas se utiliza para producir la no linealidad en LRS para evitar el problema del camino.[36]​ Se informó de un único dispositivo que presenta una capa fuerte de conducción no lineal en LRS.[37]​ Otra estructura bi-capa se introdujo para RRAM bipolar para mejorar el HRS y la estabilidad.

Otra solución al problema de la corriente de fuga es llevar a cabo las operaciones de lectura y puesta a cero en paralelo a través de una fila completa de las células, mientras que el uso de seteado en las celdas seleccionadas.[38]​ En este caso, para una matriz 3D-RRAM 1TNR, con una columna de celdas N RRAM situados por encima de un transistor de selección, sólo se requiere la no linealidad intrínseca del HRS para ser lo suficientemente grande, ya que el número de niveles verticales N es limitada (por ejemplo, , N = 8-32), y esto ha demostrado posible un sistema RRAM de baja corriente.[39]​

Referencias

[editar]
  1. ↑ «Comisión Europea : CORDIS : Servicio de Proyectos y Resultados : La evolución hacia las tecnologías de memoria con consumo de energía y potencia mejorados». cordis.europa.eu. Consultado el 6 de julio de 2017. 
  2. ↑ Patente USPTO n.º 6531371
  3. ↑ Patente USPTO n.º 7292469
  4. ↑ Patente USPTO n.º 6867996
  5. ↑ Patente USPTO n.º 7157750
  6. ↑ Patente USPTO n.º 7067865
  7. ↑ Patente USPTO n.º 6946702
  8. ↑ Patente USPTO n.º 6870755
  9. ↑ http://www.mouser.tw/new/panasonic/panasonic-mn101l-reram/
  10. ↑ H-Y. Lee et al., IEDM 2008.
  11. ↑ Mellor, Chris (7 de febrero de 2012), Rambus drops $35m for Unity Semiconductor .
  12. ↑ «the new microcontrollers with on-chip non-volatile memory ReRAM». Panasonic. 15 de mayo de 2012. Consultado el 16 de mayo de 2012. 
  13. ↑ «Next-gen storage wars: In the battle of RRAM vs 3D NAND flash, all of us are winners». PC World. 9 de agosto de 2013. Archivado desde el original el 2 de febrero de 2014. Consultado el 28 de enero de 2014. 
  14. ↑ Lamb, D R; Rundle, P C (1967). «A non-filamentary switching action in thermally grown silicon dioxide films». British Journal of Applied Physics (en inglés) 18 (1). Consultado el 12 de septiembre de 2014. 
  15. ↑ Chua, L. O. (2011), «Resistance switching memories are memristors», Applied Physics A 102 (4): 765-783, Bibcode:2011ApPhA.102..765C, doi:10.1007/s00339-011-6264-9 .
  16. ↑ Mellor, Chris (10 de octubre de 2011), «HP and Hynix to produce the memristor goods by 2013», The Register, consultado el 7 de marzo de 2012 .
  17. ↑ Meuffels, P.; Soni, R. (2012), «Fundamental Issues and Problems in the Realization of Memristors», arXiv, Bibcode:2012arXiv1207.7319M, arXiv:1207.7319 .
  18. ↑ Di Ventra, Massimiliano; Pershin, Yuriy V. (2013). «On the physical properties of memristive, memcapacitive and meminductive systems». Nanotechnology 24 (25). Bibcode:2013Nanot..24y5201D. PMID 23708238. arXiv:1302.7063. doi:10.1088/0957-4484/24/25/255201. 
  19. ↑ «the Foresight Institute » Blog Archive » Tecnología basada en nanotecnología de siguiente generación se acerca a la producción en masa». Foresight.org. Consultado el 13 de agosto de 2014. 
  20. ↑ park, In-Sung; kim, Kyong-Rae (2007). «Resistance Switching Characteristics for Nonvolatile Memory Operation of Binary Metal Oxides». japanese Journal of Applied Physics (en inglés) (1). Consultado el 12 de septiembre de 2014. 
  21. ↑ a b «Advanced Engineering Materials - Wiley Online Library». Aem-journal.com. Archivado desde el original el 30 de abril de 2013. Consultado el 13 de agosto de 2014. 
  22. ↑ Y. S. Chen et al., Forming-free HfO2 Bipolar RRAM Device with Improved Endurance and High Speed Operation, VLSI-TSA 2009, p. 37. http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=5159281
  23. ↑ M.Balakrishnan et al., A Low Power Non-Volatile Memory Element Based on Copper in Deposited Silicon Oxide, NVMTS 2006, http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=4228446
  24. ↑ S. Sills et al., A Copper ReRAM Cell for Storage Class Memory Applications, Proc. Symp. VLSI Tech. 2014, p. 64.
  25. ↑ Tsunoda, k; Kinoshita, k (2007). «"Low Power and High Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3 V".». Electron Devices Meeting, 2007. IEDM 2007. IEEE International (en inglés) (1). Consultado el 12 de septiembre de 2014. 
  26. ↑ EETimes.com - Memristors ready for prime time
  27. ↑ H-Y. Lee et al., IEDM 2010.
  28. ↑ L. Goux et al., 2012 Symp. on VLSI Tech. Dig. of Tech. Papers, 159 (2012).
  29. ↑ Zhang, Yang; Duan, Ziqing (2013). «Vertically integrated ZnO-Based 1D1R structure for resistive switching». Journal of Physics D: Applied Physics (en inglés) 46 (14). Consultado el 12 de septiembre de 2014. 
  30. ↑ Y.-S. Chen et al., IEDM 2009.
  31. ↑ New Non-Volatile Memory Workshop 2008, Hsinchu, Taiwan.
  32. ↑ I. G. Baek et al.,IEDM 2004.
  33. ↑ Lin, Chih-Yang; Wu, Chen-yu (2007). «Bistable Resistive Switching in Al2O3 Memory Thin Films». he Electrochemical Society (en inglés) 154 (9). Consultado el 12 de septiembre de 2014. 
  34. ↑ linn, Eike; Rozesin, Roland (2010). «Complementary resistive switches for passive nanocrossbar memories». Nature Materials (en inglés) 9. Archivado desde el original el 21 de agosto de 2010. Consultado el 12 de septiembre de 2014. 
  35. ↑ Tappertzhofen, S; Nielen, L (2011). «Capacity based nondestructive readout for complementary resistive switches». Institut für Werkstoffe der Elektrotechnik (en inglés) 22 (39). Consultado el 12 de septiembre de 2014. 
  36. ↑ Yang, J.Joshua; zhang, M.X (2012). «Engineering nonlinearity into memristors for passive crossbar applications». Hewlett-Packard Co (en inglés) 100 (11). Consultado el 12 de septiembre de 2014. 
  37. ↑ Mehonic, Adnan; Cueff, Sébastien (2012). «Electrically tailored resistance switching in silicon oxide». Department of Electronic and Electrical Engineering, UCL (en inglés) 23 (45). Consultado el 12 de septiembre de 2014. 
  38. ↑ H. S. Yoon et al., Vertical cross-point resistance change memory for ultra-high density non-volatile memory applications, Proc. Symp. VLSI Tech. 2009, pp. 26-27. http://ieeexplore.ieee.org/xpl/login.jsp?tp=&arnumber=5200621&url=http%3A%2F%2Fieeexplore.ieee.org%2Fxpls%2Fabs_all.jsp%3Farnumber%3D5200621
  39. ↑ F. T. Chen et al., Write Scheme Allowing Reduced LRS Nonlinearity Requirement in a 3D-RRAM Array With Selector-Less 1TNR Architecture, IEEE Elec. Dev. Lett. vol. 35, 223 (2014). http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6701133
Obtenido de «https://es.wikipedia.org/w/index.php?title=Memoria_de_acceso_aleatorio_resistiva&oldid=155028938»