Categoría:Arquitectura de computadoras

A

• Arquitectura 64 bits (1 cat, 28 págs.)
• Arquitectura ARM (2 cat, 31 págs.)
• Arquitectura de red (8 cat, 31 págs.)
• Arquitectura Power (3 cat, 25 págs.)
• Arquitectura x86 (8 cat, 41 págs.)

G

• Gestión de memoria (2 cat, 35 págs.)

I

• Interoperabilidad (2 cat, 15 págs.)
• Interrupciones (16 págs.)

L

• Lenguaje máquina (11 págs.)

M

• Microarquitecturas (2 cat, 3 págs.)
• Microprocesadores superescalares (17 págs.)

R

• Registros digitales (1 cat, 17 págs.)

S

• Servidores (4 cat, 11 págs.)
• Sistemas computacionales tolerantes a fallas (1 cat, 26 págs.)
• Sistemas operativos ARM (4 cat, 47 págs.)
• Sistemas operativos por arquitectura (5 cat)

T

• Taxonomía de Flynn (6 págs.)

U

• Unidad central de procesamiento (4 cat, 50 págs.)

• Arquitectura de computadoras
• Paso de mensajes

*

• 4 bits
• 8 bits
• 24 bits
• 31 bits
• 32 bits
• 48 bits
• 64 bits
• 128 bits

0–9

• 4 294 967 295
• 9 223 372 036 854 775 807
• 16 bits
• 2147483647

A

• Arquitectura abierta
• Arquitectura de carga-almacenamiento
• Arquitectura de flujo de datos
• Arquitectura de registro/memoria
• Arquitectura de Von Neumann
• Arquitectura del sistema de E/S
• Arquitectura en pipeline (informática)
• Array sistólico

B

• Bus (informática)

C

• Capa de abstracción
• Ciclo de instrucción
• Ciclos por instrucción
• Coherencia de caché
• Complex instruction set computing
• Computación heterogénea
• Conjunto de instrucciones

D

• Dirección de memoria
• Distributed Shared Memory

E

• Ejecución especulativa
• Ejecución fuera de orden
• Endianness
• EPIC (informática)
• Espacio de direcciones

H

• Halt and Catch Fire
• Arquitectura Harvard
• Arquitectura Harvard modificada
• Hueco de retardo

I

• IBM POWER (conjunto de instrucciones)

L

• Ley de Amdahl
• Ley de Grosch
• Ley de Gustafson
• Ley de Moore
• Linux Virtual Server

M

• Memoria compartida
• Microcontador de programa
• Multihilo
• Multiprocesamiento
• Multiprocesamiento simétrico

P

• Periférico de entrada/salida
• Power ISA
• Procesador escalar
• Procesador multinúcleo
• Procesador vectorial
• Protocolo DRAGON

R

• Red cognitiva
• Reduced instruction set computing
• Renombre de registros
• Replicación multimaestra
• Requerimientos de virtualización de Popek y Goldberg
• Riesgo (informática)

S

• Segmentación (electrónica)
• Evaluación de cortocircuito
• Simple Instruction Set Computing
• Simple-As-Possible computer
• Sistema en un chip
• SpiNNaker
• SSE4

U

• Unidad de procesamiento gráfico
• Unidad load/store

V

• VLIW

X

• X86-64

Z

• Zero instruction set computer