Stanford DASH

De Wikipedia, la enciclopedia libre

Stanford DASH fue un multiprocesador coherente de caché desarrollado a fines de la década de 1980 por un grupo dirigido por Anoop Gupta, John L. Hennessy, Mark Horowitz y Monica S. Lam en la Universidad de Stanford.[1]​ Se basó en agregar un par de tableros de directorio diseñados en Stanford a 16 máquinas SGI IRIS 4D Power Series y luego cablear los sistemas en una topología de malla usando una versión modificada de Stanford del Torus Routing Chip.[2]​ Las placas diseñadas en Stanford implementaron un protocolo de coherencia de caché basado en directorio,[3]​ permitiendo al Stanford DASH admitir memoria compartida distribuida para hasta 64 procesadores. Stanford DASH también se destacó por apoyar y ayudar a formalizar modelos de consistencia de memoria débil, incluida la consistencia de lanzamiento.[3]​ Debido a que Stanford DASH fue la primera máquina operativa que incluyó una coherencia de caché escalable,[4]​ influyó en la investigación informática posterior, así como en el SGI Origin 2000 disponible comercialmente. Stanford DASH está incluido en la retrospectiva del 25 aniversario de trabajos seleccionados del Simposio Internacional sobre Arquitectura de Computadores[3]​ y varios libros de informática,[5]​[6]​[7]​[8]​[9]​ han sido simulados por la Universidad de Edimburgo,[10]​ y se utiliza como estudio de caso en las clases contemporáneas de informática.[11]​[12]​

Referencias[editar]

  1. ↑ Lenoski, Daniel; Laudon, James; Gharachorloo, Kourosh; Weber, Wolf-Dietrich; Gupta, Anoop; Hennessy, John; Horowitz, Mark; Lam, Monica S. (1992). «The Stanford Dash Multiprocessor». Computer 25 (3): 63-79. doi:10.1109/2.121510. 
  2. ↑ Dally, William J.; Seitz, Charles L. (1986). «The torus routing chip». Distributed Computing 1 (4): 187-196. doi:10.1007/BF01660031. 
  3. ↑ a b c Referencia vacía (ayuda) 
  4. ↑ Hennessy, John; Patterson, David (2003). Computer Architecture: A Quantitative Approach (Third edición). Morgan Kaufmann. pp. 655. ISBN 978-1-558-60596-1. 
  5. ↑ Suzuki, Norihisa (1992). Shared Memory Multiprocessing. The MIT Press. pp. 391-406. ISBN 978-0-262-19322-1. 
  6. ↑ Loshin, David (1994). High Performance Computing Demystified. Academic Press. pp. 80, 91. ISBN 978-0-124-55825-0. 
  7. ↑ Parhami, Behrooz (1999). Introduction to Parallel Processing: Algorithms and Architectures. Springer. pp. 450–451. ISBN 978-0-306-45970-2. 
  8. ↑ Hill, Mark; Jouppi, Norman; Sohi, Gurindar (2000). Readings in Computer Architecture. Morgan Kaufmann. pp. 583-599. ISBN 978-1-55860-539-8. 
  9. ↑ Dandamudi, Sivarama (2003). Hierarchical Scheduling in Parallel and Cluster Systems. Springer US. pp. 21–22. ISBN 978-1-4613-4938-9. doi:10.1007/978-1-4615-0133-6. 
  10. ↑ Institute for Computing Systems Architecture, School of Informatics, University of Edinburgh "Stanford DASH Architecture: Cluster Simulation Model", Retrieved on 3 November 2015.
  11. ↑ Carl Olson and Mattan Erez, The University of Texas at Austin (2007) "The Stanford Dash Multiprocessor", Retrieved on 3 November 2015.
  12. ↑ Meng Zhang, Duke University (2010) "The Stanford Dash Multiprocessor", Retrieved on 3 November 2015.
Obtenido de «https://es.wikipedia.org/w/index.php?title=Stanford_DASH&oldid=145033292»