Conversor de señal digital a analógica

De Wikipedia, la enciclopedia libre
(Redirigido desde «Conversor digital-analógico»)
Saltar a: navegación, búsqueda
Representación en el diagrama temporal de una señal analógica. Se observa que, la ordenada de la función puede tomar cualquier valor y entre 2 puntos existen infinitos puntos.

Un conversor de señal digital a analógica o conversor digital analógico, CDA o DAC ( del inglés digital to analogue converter) es un dispositivo para convertir señales digitales con datos binarios en señales de corriente o de tensión analógica.


Las señales en la naturaleza tienen las características de ser continuas en su magnitud y en el diagrama temporal. La digitalización es necesaria para el procesamiento, almacenamiento y filtrado de señales analógicas con los beneficios que las señales digitales conllevan, como mayor inmunidad al ruido, circuitos electrónicos más simples para el procesamiento y almacenamiento. Representación unívoca de los elementos, cuya cantidad de símbolos es proporcional a , siendo n la cantidad de bits.

Implementación[editar]

La forma de implementar un DAC es mediante redes resistivas, ya sea red escalera o red R-2R.

Método de las corrientes ponderadas[editar]

Conversor digital analógioco (DAC) - método de corrientes ponderadas.

Cada llave simboliza un conmutador, el cual puede ser implementado por transistores JFET y en cuya compuerta está relacionada eléctricamente con la salida de un bit de un circuito digital. Siendo el bit con mayor peso ponderado (MSB) y LSB el bit con menor peso de ponderación. Mientras mayor es la ponderación del bit, mayor es la corriente que circula por la rama. Dichas concurren en un único nodo y según ley de corriente de Kirchhoff, la suma de estas convergen en la entrada no inversora, de manera la tensión de salida es:



Donde

La desventaja principal es que se requiere un rango de valores de resistencia y una precisión muy grandes, difícilmente obtenibles en la práctica Por ejemplo, para n = 10 el error en la resistencia 2R debe ser < 1/211 ≅ 0,05 % para asegurar que el error total sea menor que ½ salto de 1 LSB. Si en estas condiciones fuera 2R = 100 kΩ, entonces 2nR = 51,2 MΩ. Un valor menor para 2R redundaría en errores inadmisibles debidos a la resistencia Ron de las llaves analógicas, que ronda los 100 Ω.

Redes escalera[editar]

Red-escalera

Las redes escalera permiten reducir el rango de valores de las resistencias. En la figura 4 se muestra un ejemplo, aunque no profundizaremos sobre este tipo de circuitos ya que en la actualidad están superados por las redes R-2R.

Redes R-2R[editar]

*Figura 3 - Red R-2R

Una red resistiva, como la indicada en la figura 3, tiene la particularidad de que cualquiera sea el número de secciones la resistencia vista (excepto al final) es R. Este circuito puede usarse como se muestra en la figura 6 para obtener un conversor digital analógico muy eficiente.


Una implementación de la red R-2R en corriente es como se muestra en al figura 4. La masa virtual en la entrada inversora del amplificador operacional garantiza que la propiedad de la red R-2R se cumpla. Que el régimen sea igual al de la red escalera original lo garantiza el hecho de que ya sea que la llave esté en una u otra posición, el terminal de abajo de cada resistencia esta a un potencial 0 (ya sea masa real o virtual). Dado que la corriente suministrada por el potencial de referencia es i = Vref / R, la forma en que se reparten dichas corrientes permite concluir que


*figura 4 - Implementación R-2R en modo corriente


Siendo la ecuación anterior la implementación del método de las corrientes ponderadas.


Es también posible implementar el conversor R-2R en modo de tensión, como se muestra en figura 5. El análisis de la operación de este circuito se realiza por superposición. Obteniéndose a la salida:

*figura 5 - Conversor R-2R en modo tensión


Tiempo de establecimiento[editar]

Es el máximo tiempo transcurrido luego de un cambio de código de entrada arbitrario para alcanzar el valor analógico correspondiente con un error de a lo sumo ± 0,5 LSB. El tiempo de establecimiento de un conversor DAC tiene dos componentes: una debida al comportamiento dinámico lineal y otra debido al Slew-Rate del amplificador operacional (fenómeno no lineal). La primera se debe a las capacidades parásitas en paralelo con las llaves electrónicas, que hacen que la conmutación entre un código de entrada y otro no sea instantánea. Sus características son similares a las de cualquier transitorio, con una aproximación exponencial al valor final. La componente debida al slew-rate del amplificador se caracteriza por un crecimiento lineal con pendiente fija, por lo cual cuanto mayor sea la amplitud del salto (por ejemplo un cambio en la entrada de 00...0 a 11...1) mayor será el tiempo de crecimiento. En general predomina el efecto del slew-rate, salvo que se usen amplificadores de muy alta velocidad.

Sobrepico y glitch[editar]

El sobrepico es el resultado de una respuesta subamortiguada en el amplificador. El glitch es un efecto similar a lo que en lógica se denomina “aleatorio”, que consiste en que las llaves no conmutan instantáneamente ni simultáneamente. Así, en un DAC de 8 bits, al pasar del código 127 al 128 en la entrada, podría haber un momento en que todas las llaves conducen (es decir que se encienda la que corresponda al MSB antes de apagarse las restantes), o viceversa. El resultado es un pico de corriente corto (de uno u otro signo) pero de gran amplitud. Este pico podría atenuarse debido al slew-rate del amplificador de salida.

Véase también[editar]