Ciclos por instrucción

De Wikipedia, la enciclopedia libre

En arquitectura de computadores, los ciclos por instrucción o CPI son una medida del rendimiento de un procesador: el número medio de ciclos de reloj por instrucción en un programa o fragmento.[1]​ Es el inverso multiplicativo de las instrucciones por ciclo.

Definición[editar]

Los ciclos por instrucción se definen como

donde es el número de instrucciones de un tipo determinado , es el número de ciclos de reloj que tarda en ejecutarse ese tipo de instrucciones y es el número total de instrucciones. El sumatorio suma sobre todos los tipos de instrucción.

Explicación[editar]

Supongamos un procesador segmentado con las siguientes cinco etapas:

  1. Ciclo de búsqueda de instruction (IF).
  2. Ciclo de decodificación de instrucción/acceso a registros (ID).
  3. Ciclo de ejecución/dirección efectiva (EX).
  4. Acceso a memoria (MEM).
  5. Ciclo de escritura (WB).

Cada etapa necesita un ciclo de reloj y cada instrucción pasa secuencialmente por todas las etapas. Sin segmentación, se inicia la ejecución de una nueva instrucción en la primera etapa solo después de que la instrucción anterior termine en la última fase, por tanto el número de ciclos de reloj que se tarda en ejecutar cada instrucción es cinco (CPI = 5 > 1). En este caso, se dice que el procesador es subescalar. Con segmentación, se inicia una nueva instrucción cada ciclo de reloj para explotar el paralelismo a nivel de instrucción. Por tanto, dado que teóricamente se pueden tener cinco instrucciones en cada una de las cinco etapas del procesador, una instrucción diferente completaría su última etapa cada ciclo de reloj y por tanto idealmente el número de ciclos que se tarda en ejecutar cada instrucción es de media 1 (CPI = 1). En este caso, se dice que el procesador es escalar.

En un procesador con una sola unidad funcional, el mejor CPI alcanzable es 1. Sin embargo, en un procesador con varias unidades funcionales, se pueden conseguir incluso mejores valores de CPI (CPI < 1). En este caso, se dice que el procesador es superescalar. Para conseguir mejores valores de CPI sin segmentación, el número de unidades funcionales debe ser mayor que el número de etapas. Por ejemplo, con seis unidades funcionales, en la primera fase se inicia la ejecución den seis nuevas instrucciones solo después de que las seis instrucciones previas finalizan en la última fase, por tanto de media el número de ciclos que se tarda en ejecutar cada instrucción es 5/6 (CPI = 5/6 < 1). Para conseguir mejores valores de CPI con segmentación, debe haber al menos dos unidades funcionales. Por ejemplo, con dos unidades funcionales, se inician dos nuevas instrucciones cada ciclo explotando el paralelismo a nivel de instrucción, por tanto idealmente dos instrucciones diferentes completarían su última fase cada ciclo de reloj y de media el número de ciclos que se tarda en ejecutar cada instrucción es 1/2 (CPI = 1/2 < 1).

Ejemplos[editar]

Ejemplo 1[editar]

El procesador MIPS tiene cinco tipos de instrucciones:

  • Carga (5 ciclos)
  • Almacenamiento (4 ciclos)
  • Tipo R (4 ciclos)
  • Salto condicional (3 ciclos)
  • Salto incondicional (3 ciclos)

Si un programa tiene:

  • 50% de instrucciones de carga
  • 15% de instrucciones de tipo R
  • 25% de instrucciones de almacenamiento
  • 8% de instrucciones de salto condicional
  • 2% de instrucciones de salto incondicional

Entonces, el CPI es:

Ejemplo 2[editar]

Se usa un procesador de 400 MHz para ejecutar un benchmark con el siguiente número de instrucciones y su tiempo de ejecución en ciclos de reloj:[2]

Tipo de instrucción Número de instrucciones Número de ciclos
Aritmética entera 45000 1
Transferencia de datos 32000 2
Punto flotante 15000 2
Transferencia de control 8000 2

Vamos a determinar el CPI efectivo, los MIPS (millones de instrucciones por segundo), y el tiempo de ejecución del programa.

Dado que y

Por tanto, el tiempo de ejecución será:

Véase también[editar]

Referencias[editar]

  1. Patterson, David A.; Hennessy, John L. (1994). Computer Organization and Design: The Hardware/Software Interface (en inglés). 
  2. Hwang, Kai (1993). «1, Exercise Problem 1.1». Advanced Computer Architecture (en inglés).