SRAM

Static Random Access Memory (SRAM), o Memoria Estática de Acceso Aleatorio es un tipo de memoria basada en semiconductores que, a diferencia de la memoria DRAM, es capaz de mantener los datos (mientras esté alimentada) sin necesidad de circuito de refresco (no se descargan). Sin embargo, si son memorias volátiles, es decir que pierden la información si se les interrumpe la alimentación eléctrica.

No debe ser confundida con la SDRAM (Syncronous DRAM).

Diseño

A six-transistor CMOS SRAM cell.

Estas memorias son de Acceso Aleatorio, lo que significa que las posiciones en la memoria pueden ser escritas o leidas en cualquier orden, independientemente de cual fuera la ultima posición de memoria leida o escrita. Cada bit en una SRAM se almacena en cuatro transistores, que forman un biestable. Este biestable tendrá dos estados, utilizados para almacenar un 0 o un 1. Se utilizan otros dos transistores adicionales para controlar el acceso al biestable durante las operaciones de lectura y escritura. Una SRAM típica utilizará seis MOSFET para almacenar cada bit. Adicionalmente, podemos encontrar otros tipos de SRAM, que utilizan ocho, diez, o más transistores por bit.​​​ Esto es utilizado para implementar más de un puerto de lectura o escritura en determinados tipos de memoria de video.

Un menor número de transistores por celda, hará posible reducir el tamaño de esta, reduciendo el coste por bit en la fabricación, al poder implementar más celdas en una misma oblea de silicio.

Es posible fabricar celdas que utilicen menos de seis transistores, pero en los casos de tres transistores​​ o un solo transistor estaríamos hablando de memoria DRAM, no SRAM.

El acceso a la celda es controlado por un bus de control (WL en la figura), que controla los dos transistores de acceso M₅ y M₆, quienes controlan si la celda debe ser conectada a los buses BL y BL. Ambos son utilizados para transmitir datos tanto para las operaciones de lectura como las de escritura, y aunque no es estrictamente necesario disponer de abos buses, se suelen implementar para mejorar los margenes de ruido.

A diferencia de la DRAM, en la cual la señal de la linea de salida se conecta a un capacitador, y este es el que hace oscilar la señal durante las operaciones de lectura, en las celdas SRAM son los propios biestables los que hacen oscilar dicha señal, mientras que la estructura simetrica permite detectar pequeñas variaciones de voltaje con mayor precisión. Otra ventaja de las memorias SRAM frente a DRAM, es que aceptan recibir todos los bits de dirección al mismo tiempo.

El tamaño de una memoria SRAM con m lineas de dirección, y n lineas de datos es 2^m palabras, o 2^m × n bits.

Modos de operación de una SRAM

Una memoria SRAM tiene tres estados distintos de operación: standby, en el cual el circuito está en reposo, reading o lectura, durante el cual los datos son leidos desde la memoria, y writing o escritura, durante el cual se actualizan los datos almacenados en la memoria.

Reposo

Si bus de control (WL) no está activado, los transistores de acceso M₅ y M₆ desconectan la celda de los buses de datos. Los dos biestables formados por M₁ – M₄ mantendran los datos almacenados mientras dure la alimentación electrica.

Lectura

Asumimos que el contenido de la memoria es 1, y está almacenado en Q. El ciclo de lectura comienza cargando los buses de datos con el 1 lógico, y luego activa WL y los transistores de control. A continuación, los valores almacenados en Q y Q se transfieren a los buses de datos, dejando BL en su valor previo, y ajustando BL a través de M₁ y M₅ al 0 lógico. En el caso que el dato contenido en la memoria fuera 0, se produce el efecto contrario: BL será ajustado a 1 y BL a 0.

Escritura

El ciclo de escritura se inicia aplicando el valor a escribir en el bus de datos. Si queremos escribir un 0, ajustaremos BL to 1 y BL a 0, mientras que para un 1, basta con invertir los valores de los buses. Una vez hecho esto, se activa el bus WL, y el dato queda almacenado.

Aplicaciones y Usos

Características

La memoria SRAM es más cara, pero más rapida y con un menor consumo (especialmente en reposo) que la memoria DRAM. Es utilizada, por tanto, cuando es necesario disponer de un mejor tiempo de acceso, o un consumo reducido, o ambos. Debido a su compleja estructura interna, es menos densa que DRAM, y por lo tanto no es utilizada cuando es necesaria una alta capacidad de datos, como por ejemplo en la memoria principal de los ordenadores personales.

Frecuencia de reloj y potencia

El consumo electrico de una SRAM varía dependiendo de la frencuencia con la cual se accede a la misma: puede llegar a tener un consumo similar a DRAM cuando es usada en alta frecuencia, y algunos circuitos integrados pueden consumir varios vatios durante su funcionamiento. Por otra parte, las SRAM utilizadas con una frecuencia baja, tienen un consumo muy bajo, del orden de micro-vatios.

Usos de las SRAM

• como producto de proposito general:
  • con interfaces asincronas como chips 32Kx8 de 28 pines (nombrados XXC256), y productos similares que ofrecen transferencias de hasta 16Mbit por chip.
  • con interfaces sincronas, principalmente como caches y otras aplicaciones que requieran transferencias rapidas, de hasta 18Mbit porM chip.
• integrados en chip:
  • como memoria RAM o de cache en micro-controladores.
  • como cache primaria en microcontroladores, como por ejemplo la familia x86.
  • para almacenar los registros de microprocesadores.
  • en circuitos integrados.
  • en FPGAs y CPLDs.

Usos integrados en productos

Las SRAM se utilizan en sistemas cientificos e industriales, electronica del automovil, y similares. También se pueden encontrar en practicamente todos los productos de uso cotidiano que implementen una interfaz electronica de usuario.

También podemos encontrar memorias SRAM en los ordenadores personales, estaciones de trabajo, routers y la totalidad de perifericos de los mismos.

Uso de aficionados

Los aficionados a la electronica prefieren las memorias SRAM debido a su sencilla interfaz, ya que es mucho más facil trabajar con SRAM que con DRAM, al no existir ciclos de refresco, y poder acceder directamente a los buses de dirección y de datos en lugar de tener que utilizar multiplexores. Ademas, las SRAM solo necesitan tres buses de control: Chip Enable (CE), Write Enable (WE), y Output Enable (OE). En el caso de las SRAM sincronas, tendremos ademas la señal de reloj (CLK)

Tipos de SRAM

SRAM no volatiles

Las SRAM no volatines presentan un funcionamiento estandar SRAM, con la salvedad de que guardan los datos cuando se interrumpe la alimentación electrica, salvaguardando información crítica. Se utilizan en situaciones donde la conservación de los datos es crucial y el uso de baterias no es posible.​

SRAM asincrona

Las SRAM asincronas estan disponibles en tamaños desde 4Kb hasta 32Mb.​ Con un tiempo rapido de acceso, son adecuadas para el uso en equipos de comunicaciones, como switches, routers, telefonos IP, tarjetas DSLAM, y en electronica de automoción.

Por tipo de transistor

• Transistor Bipolar de Unión o BJT (de tipo TTL o ECL) — muy rapidos, pero con un consumo muy alto.
• MOSFET (de tipo CMOS) — consumo reducido, muy utilizados actualmente.

Por función

• Asincronas — independientes de la frecuencia de reloj.
• Sincronas — todas las operaciones son controladas por el reloj del sistema.