Módulo de memoria

De Wikipedia, la enciclopedia libre
Ir a la navegación Ir a la búsqueda
Dos tipos de DIMMs (duales en-módulos de memoria de la línea): un 168-pines SDRAM módulo (superior) y un 184-pines DDR SDRAM módulo (inferior).

En informática, un módulo de memoria es un circuito impreso en la que se montan los circuitos integrados de memoria.[1]​ Los módulos de memoria permiten una fácil instalación y sustitución en los sistemas electrónicos, especialmente en los ordenadores como ordenadores personales, workstations y servidores. Los primeros módulos de memoria eran diseños propietarios, específicos para un modelo de ordenador de un fabricante concreto. Más tarde, los módulos de memoria, fueron estandarizados por organizaciones como JEDEC y podían utilizarse en cualquier sistema diseñado para utilizarlos.

Los tipos de módulo de memoria son los siguientes:

Las características distintivas de los módulos de memoria informáticos incluyen voltaje, capacidad, velocidad (i.e., velocidad bit), y factor de forma.

Por razones económicas, las grandes (principales) memorias encontradas en ordenadores personales, workstations, y consolas de juego no de mano (como PlayStation y Xbox) normalmente constan de  RAM dinámica (DRAM). Otras partes del ordenador, como las memorias cache habitualmente RAM estática (SRAM). Se usan pequeñas cantidades de SRAM en el mismo paquete como DRAM.[2]​ No obstante, ya que SRAM tienen poder de escape alto y densidad baja, se han utilizado recientemente DRAM apiladas en pastillas para diseñar cachés de procesador de tamaño  multi-megabyte.[3]

Físicamente, la mayoría de las DRAM se empaquetan en resina epoxy negra.

Referencias[editar]

  1. Bruce Jacob, Spencer W. Ng, David T. Wang (2008). Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann Publishers. pp. 417–418.
  2. «Mitsubishi's 3D-RAM And Cache DRAM incorporate high performance, on-board SRAM cache». Business Wire. 21 de julio de 1998. Archivado desde el original el 24 de diciembre de 2008. 
  3. S. Mittal et al., "A Survey Of Techniques for Architecting DRAM Caches", IEEE TPDS, 2015